記事 ID: 000078246 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

PCI Express ユーザーガイド v13.1 以前のハード IP で、hip_reconfig_clkが 70Mhz を超えてはいけないという状態になっているのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Arria® V GZ デバイス、Arria 10 デバイス、およびStratix® V デバイス向け pci Express® Altera® ハード IP のユーザーガイドには、以前は不正な情報がありました。正しい動作周波数を設定します。 hip_reconfig_clk 50 ~ 125 MHz の範囲で使用できますが、70 MHz に制限はありません。

この情報は、14.0 バージョンのユーザーガイドで更新されています。

関連製品

本記事の適用対象: 7 製品

インテル® Arria® 10 FPGA & SoC FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 GT FPGA
インテル® Arria® 10 SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。