インテル® Arria® 10 デバイスでの ATX PLL ユーザーの再キャリブレーション・プロセスでは、隣接チャネルの TX ジッターと BER リスクが瞬間的に増加します。「インテル® Arria 10 トランシーバー PHY ユーザーガイド」に示されている「スキップ 6」 ATX PLL 間隔要件のルールに違反する ATX PLL の配置場所では、このエラーが発生します。影響を受ける可能性のある主なアプリケーションとプロトコルは、OTN プロトコルです。
下の図の例を参照すると、ATX PLL A の再キャリブレーション中、通常のデータ転送モード (ユーザーモード) にある ATX PLL B でクロックされる隣接チャネルにリスクが生じます。
- TX ジッターが瞬間的に増加した隣接 TX チャネル。
- 遠端隣接 RX チャネルにおける BER リスク。
この問題を回避するには、インテル® Arria 10 トランシーバー PHY ユーザーガイドの ATX PLL から ATX PLL への間隔ガイドラインに従う必要があります。間隔の要件に従うことができない場合、回避策として事前キャリブレーション IP (ユーザー別) を作成する必要があります。
事前キャリブレーション・ソリューションは、データ・トランスミッション・モード中に別の ATX PLL によってクロックされる隣接チャネルに向かう ATX PLL のユーザーによる再キャリブレーション・プロセスを回避することです。以下の手順に従って、機能を実装してください。
全体的な事前キャリブレーションとリロードフローは、2つの段階に分かれています。
ステージ 1: データ・トランスミッション・モードの前に、ATX PLL の「キャリブレーション済み差分 MIF」値を保存する
システム起動後、実際のデータ転送モードの前に 1 回実行します。
- ATX PLL を希望のデータレートに再構成し、「差分 MIF」情報を書き留めます。
- ATX PLL を再キャリブレーションします (使用されている ATX PLL のいずれか)。
- 事前に校正された値を記録してメモリに保存します(M20Kが可能)。
- 「差分 MIF」コンテンツの再構成を同じメモリ空間に記録します。
- 他のデータレートに再構成し、手順 2 を繰り返します。を 4 に変更します。
- レート切り替えが必要な他のチャネルに移動します。手順 2 を繰り返します。5に。
ステージ 2: ダイナミック・リコンフィグレーション・プロセス中に、「キャリブレーション済み差分 MIF」の値をリロードします。
データ転送モード中:
- 「Diff MIF 事前キャリブレーション済み」の値をメモリーから ATX PLL にリロードします (この手順では、ATX PLL の再キャリブレーションはスキップされます)。
- 通常のチャネル操作を開始します。
メモ：
- リロード順序は、ATX PLL ユーザーの再キャリブレーションを避けるためです。
- TX/RX PMAチャネル再構成プロセスは、リロード処理の前または後に行うことができる。
- トランシーバー・チャネルは、リロード・シーケンス全体を通してリセット状態に保たれます。