記事 ID: 000078238 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/27

エラー (175001): フィッターは LVDS SERDES dpa_rx_x1_wo_pll_altera_lvds_170_q4dwfni内に 1 LVDS_CHANNELを配置できませんAltera

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このエラーは、外部 pll モードで単一の 1 チャネル・インスタンス・スタンピングを複数回使用して、Arria® 10"N" チャネル DPA LVDS デザインを実装した場合に表示される場合があります。

解決方法

このシングルインスタンスに複数回刻印された設定は、外部 pll モードではサポートされていません。外部 pll モードを使用して 8 チャネル設計が必要な場合、Altera LVDS SERDES IP で 8 チャネルの値を選択する必要があります。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。