記事 ID: 000078236 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

STRATIX V、Arria V、Cyclone V デバイスで LVDS 入力または出力を備えた IO バンク向けにサポートされている VCCIO と VCCPD 電圧の組み合わせについて

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

次の表は、STRATIX® V、Arria® V、Cyclone® V デバイスで LVDS 入力または出力を備えた IO バンク向けにサポートされている VCCIO と VCCPD の組み合わせです。

 

 

VCCPD(V)

2.5

VCCIO(V)

3.3

-

3.0

-

2.5

入力 / 出力

1.8

入力

1.5

入力

1.2

入力


 

 

 

 

 

 

 

 

関連製品

本記事の適用対象: 15 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。