記事 ID: 000078225 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

DCLK に EPCS または EPCQ コンフィグレーション・デバイスを使用する場合、非常に低い周波数、可変周波数、または断続的なクロックを使用することは可能ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

EPCS および EPCQ コンフィグレーション・デバイスには DCLK の最小周波数仕様がないため、他の EPCS または EPCQ デバイスのタイミング・パラメーターに違反しない限り、超低周波数クロック、断続的なクロック、または DCLK で周波数が異なるクロックを使用することが可能です。

唯一の例外は、2012年以前に製造された EPCS128 デバイスを 65nm 製造コードで使用する場合です。 これについての詳細については、関連するソリューションを参照してください。

関連製品

本記事の適用対象: 2 製品

インテル® FPGA コンフィグレーション・デバイス
インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。