記事 ID: 000078209 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Configuration via Protocol (CvP) Init または CvP Update における汎用 I/O ピンのステータスは?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

CvP Init を実行する場合、周辺ファイルをロードすると、PCI Express のハード IP のみがリセットから解放されます。 その他すべてのGPIO は、コアの読み込み後にリリースされます。その結果、コア構成が完了するまで、その他すべての I/O はトライタスク処理されます。

 

同様に、CvP アップデート中は、更新プロセス中に GPIO がトリアンス処理され、更新されたコアが読み込まれた後に再リリースされます。予約ピンの割り当てについても同様です。これらの割り当ては、コアが読み込まれるまでアクティブではありません。

 

インテル® Quartus® では方法はありません® CvP Init またはアップデート中に I/O を特定の値に保つ II ソフトウェア。CvP プロセスで特定の値が必要な場合は、PCB にプルアップ抵抗またはプルダウン抵抗が必要です。

関連製品

本記事の適用対象: 12 製品

Arria® V GZ FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。