記事 ID: 000078206 コンテンツタイプ: Product Information & Documentation 最終改訂日: 2021/08/27

IV GX/GT およびArria II GX デバイスStratix PCI Express L0s から L0 への移行時間制限を満たすことを確認するにはどうすればよいですか?

環境

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PCI Express プロトコルシステムは、PCI Express Gen2 では 2us 内、PCI Express Gen1 では 4us 内の L0 から L0 への状態変更をサポートする必要があります。IV GX/GT およびArria® II GX デバイスStratix®、VTX-CM-DC-ACTIVEIDLE-DELTAパラメーターが 25 mV 未満の場合、このタイミングを満たします。 VTX-CM-DC-ACTIVEIDLE-DELTAパラメーターが 25mV から 60mV の場合、AlteraはQuartus® II ソフトウェア・バージョン 9.0 SP2 にパッチを提供します。 パッチを入手するには、マイサポート Altera にお問い合わせください。

    関連製品

    本記事の適用対象: 1 製品

    Arria® II GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。