記事 ID: 000078192 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/08/15

Stratix® V デバイスの UniPHY ベース DDR3 SDRAM コントローラーで、最小期間タイミング違反が発生する原因は何ですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Stratix® V デバイスの UniPHY ベース DDR3 SDRAM メモリー・インターフェイス・デザインが、周辺にレジスターをパックしたユーザーロジックと組み合わせている場合、Quartus® II ソフトウェア・バージョン 11.1SP2 以前では、アドレスまたはコマンド・データパスに最小期間違反が見られます。

    解決方法

    この問題は、Quartus® II ソフトウェア・バージョン 12.0 以降で修正されています。

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V GT FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。