記事 ID: 000078182 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

13.0 インテル® Quartus® II NativeLink* のシミュレーションがStratix V デバイスで失敗する (値変更ダンプ (VCD) の生成) が選択されている場合

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    13.0 Quartus® II ソフトウェアのリリースでは、NativeLink* シミュレーション Stratix® V デバイスではバリュー・チェンジ・ダンプ (VCD) は使用できませんが、 このオプションは 、[EDA ツール設定 > シミュレーション ] ウィンドウで選択できます。 [ 値変更ダンプ (VCD) ファイルの生成] スクリプト と [コンパイル] を選択した場合 テストベンチ、NativeLink* .do ファイルを生成 内線が _run_msim_gate_verilog.do . このファイルには次のものが含まれています _dump_all_vcd_nodes.tcl 。 シミュレーションが失敗する原因となります。エラー・メッセージまたは警告メッセージがありません を選択してエラーを報告します。

    解決方法

    この問題は、13.0 Quartus® II ソフトウェアのリリースで修正されています。 サービスパック 1。

    デザインをコンパイルするには、[値の生成] を選択しないでください。 ダンプ (VCD) ファイルスクリプトを変更するか、ファイルを削除します _dump_all_vcd_nodes.tcl from _run_msim_gate_verilog.do .

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。