記事 ID: 000078178 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Quartus® II ソフトウェアのCyclone II デバイスにおける LVDS 出力動作に既知の問題がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。Quartus® II ソフトウェア・バージョン 7.2 およびすべてのサービスパック・アップデートでは、Cyclone® II デバイス LVDS 出力バッファーが適切にバランスされていません。この結果、正のピンと負のピンのレベルの移行が誤って生じます。 これにより、信号の交差点が一般的なコモンモード電圧レベルの上または下に配置される場合があります。

この問題を解決するには、LVDS 規格を使用するプロジェクトの出力ピンごとに、Project Quartus® II Settings File (QSF) に次の課題を追加します。

set_instance_assignment -name STRATIXII_OUTPUT_DUTY_CYCLE_CONTROL OFF -to [ピン名]

この割り当て名はStratix® II デバイスを使用しますが、割り当ての機能はCyclone II デバイスにも適用されます。 この割り当ては、LVDS 出力の正のピンに対してのみ行う必要があります。 これらの割り当てをプロジェクト QSF に保存した後で、プロジェクトを再コンパイルする必要があります。

この問題は、Quartus® II ソフトウェアの次のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

Cyclone® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。