記事 ID: 000078174 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/10/13

HPS ペリフェラル・クロックを FPGA ロジックを介して外部ピンに接続すると、インテル® Quartus® フィッターエラーが発生するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • 動作周波数
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    以下の HPS ペリフェラル・クロックは、FPGAロジックにルーティングできます。

    • emac0_md_clk
    • emac0_gtx_clk
    • emac1_md_clk
    • emac1_gtx_clk
    • qspi_sclk_out
    • spim0_sclk_out
    • spim1_sclk_out
    • i2c0_clk
    • i2c1_clk
    • i2c2_clk
    • i2c3_clk

    Quartus® II ソフトウェア・バージョン 13.0 以降の問題により、クロックが外部FPGAピンに直接接続されている場合、Quartus® fit でエラーメッセージが表示されることがあります。以下は、外部ピンに接続されたspim1_sclk_out信号の例です。

    エラー (14566): 既存の制約 (1 つの自動昇格されたクロック ドライバー) との競合のため、1 つの周辺コンポーネントを配置できませんでした

    エラー (175020): リージョン (92, 67) から (183, 137) への ghrd_hps_0 Arria V/Cyclone V ハード プロセッサ システムの一部である自動昇格されたクロック ドライバーの制約が無効です: リージョンに有効な場所がありません

    情報 (14596): 失敗したコンポーネントに関する情報:

    情報 (175028): 自動昇格されたクロックドライバー名: ghrd:soc_inst|ghrd_hps_0:hps_0|ghrd_hps_0_fpga_interfaces:fpga_interfaces|spim1_sclk_out[0]~CLKENA

    これらのクロックの詳細については、Cyclone® V または Arria® V デバイス・ハンドブック、ボリューム 3: ハード・プロセッサー・システム・テクニカル・リファレンス・マニュアル (http://www.altera.com/literature/hb/cyclone-v/cv_5v4.pdf、27-12 ページ) の「ペリフェラル・FPGA・クロック」セクションを参照してください。

    解決方法

    これらのエラーメッセージを回避するには、まずクロック信号を LUT 経由でルーティングする必要があります。これは、デバイス ファミリに適したlcell_combプリミティブをインスタンス化することで実現できます。以下は、Arria® V SoC spim1_sclk_out クロック向けの lcell_comb Verilog インスタンス化の例を示しています。

    arriav_lcell_comb wirelut( .dataa(spim1_sclk_from_hps), .combout(spim1_sclk_to_pin) );
    デフパラム wirelut.lut_mask = 64\'hAAAAAAAAAAAAAAAA;
    defparam wirelut.dont_touch = "on";

    上記の例では、spim1_sclk_from_hps 信号は HPS インスタンスから spim1_sclk_out 出力ポートに接続されています。spim1_sclk_to_pin信号をトップレベルの出力ポートに接続し、FPGAピンに割り当てることができます。

    lcell_combプリミティブを使用すると、リソースが最小限に抑えられます。小さな推論ブール組み合わせ関数を使用すると、このエラーも回避されます。Boolean 関数を使用すると、プリミティブをインスタンス化する必要がなくなりますが、リソース使用量が若干増加する可能性があります。

    以下は、アクティブな Low リセット信号でクロックを AND 処理することでエラーを回避する (LUT インスタンスの推論を引き起こす) 推論されたブール値を示す Verilog コードの例です。

    assign spim1_sclk_to_pin = spim1_sclk_from_hps & resetn;

    この問題は、Quartus® II ソフトウェアのリリース 15.1 以降で修正されています。

    関連製品

    本記事の適用対象: 5 製品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。