記事 ID: 000078172 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

リコンフィグレーション機能が有効になっているフラクショナル PLL がStratix V デバイスでロックできないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II バージョン 11.1SP2 以前のバージョンでは問題があるため、Altera® PLL IP で実装され、PLL リコンフィグレーション IP Altera接続されているフラクショナル PLL は、Stratix® V デバイスの特定のロケーションに実装されている場合、ロックされない場合があります。

    その他の症状は、mgmt_waitrequest信号が常に表明されるということです。

    解決方法

    Stratix V デバイスでリコンフィグレーション対応 PLL を使用する場合は、インテル® Quartus® II ソフトウェアのバージョン 12.0 以降を使用してください。

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。