記事 ID: 000078157 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Qsys で VHDL を使用する際にモジュラー Scatter-Gather DMA IP が生成されないのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Quartus® II ソフトウェア・バージョン 14.1 の問題により、シミュレーション言語が VHDL に設定されている場合、シミュレーション・モデルの生成中にモジュラー・スキャッター・収集 DMA (FPGA) IP にエラーが発生します。
解決方法

この問題は、Quartus® II ソフトウェア・バージョン 15.0 以降で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。