記事 ID: 000078149 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/07/22

パラメーター・エディターの UniPHY LPDDR2 IP メモリー・タイミング・タブでは、どの tDQSS タイミング・パラメーターを使用する必要がありますか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

通常、LPDDR2 製造元のデータシートには、tDQSS の最小値と最大値が指定されています。

解決方法

メーカーの LPDDR2 データシート (tDQSSmax) から最大 tDQSS 値を選択します。

関連製品

本記事の適用対象: 10 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。