記事 ID: 000078131 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Stratix V デバイスの IOE 遅延エレメント (D1-D6) は PVT 全体で補償されますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、Stratix® V デバイスの IOE 遅延エレメント (D1-D6) は PVT 全体で補償されません。

遅延エレメントの値は固定されており、PVT の変更に合わせて調整されません。しかし、コンパイル時には、Quartus® II ソフトウェアは、利用可能な各設定内で最適な遅延値を選択して、すべての PVT コーナーのタイミングを満たします。

以下のStratix V デバイスの IOE プログラマブル・ディレイ を参照してください。Stratix V デバイスの DC およびスイッチング特性 (PDF) 遅延エレメントの設定の詳細については、

関連製品

本記事の適用対象: 1 製品

Stratix® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。