記事 ID: 000078129 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

UniPHY/ DDR3 SDRAM コントローラーと UniPHY または LpDDR2 SDRAM コントローラーと UniPHY を使用している DDR2 SDRAM コントローラーを使用してランダム読み込みエラーが発生するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® II ソフトウェアのバージョン 13.0sp1 以前のバージョンで問題が発生したため、DQS ロジックブロックの出力によりランダム読み込みエラーが発生する可能性があります。

    以下の構成が影響を受ける可能性があります。

    • Arria® V: 450MHz 未満で動作する DDR3 および DDR3L SDRAM デザイン
    • Arria V: DDR2/LPDDR2 SDRAM でサポートされているすべての動作周波数
    • Cyclone® V: DDR3/DDR3L/DDR2/LPDDR2 SDRAM でサポートされているすべての動作周波数
    解決方法

    この問題は、Quartus® II ソフトウェアのバージョン 13.0sp1 dp5 以降で修正されています。

    関連記事

    関連製品

    本記事の適用対象: 12 製品

    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V FPGA & SoC FPGA
    Arria® V GT FPGA
    Cyclone® V FPGA & SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。