記事 ID: 000078127 コンテンツタイプ: エラーメッセージ 最終改訂日: 2015/01/01

エラー (176310): ピン位置に複数のピンを割り当てできません <name></name>

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

パッシブ・シリアル (PS) コンフィグレーション・スキームを有効にし、DCLK ピンを通常の I/O ピンとして割り当てた場合、インテル® Quartus® Prime ソフトウェアでこのピン配置エラーが表示される場合があります。アクティブシリアル (AS) コンフィグレーション・スキームを選択した場合にのみ、DCLK ピンを通常の I/O ピンとして割り当てることができます。 パッシブ・シリアル・コンフィグレーション・スキームが選択されている場合、DCLK ピンはプログラミング・ピンとしてのみ使用できます。

解決方法

アクティブ・シリアル・コンフィグレーション・スキーム変更するか、DCLK ピンへのユーザー信号位置割り当てを削除します。

 

詳細については、 デバイスのピン接続ガイドライン を参照してください。

関連製品

本記事の適用対象: 1 製品

Cyclone® IV E FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。