詳細
このエラーは、MAX PLUS から Verilog HDL 出力ファイルをシミュレーションする際に表示される場合があります。®Viewlogic VCS シミュレーターの II ソフトウェアは、MAX PLUS II ソフトウェアで使用される Verilog HDL 指令は Cadence Verilog HDL 指令と互換性がありますが、すべての EDA ツールベンダーの Verilog HDL 指令と互換性がない場合があるためです。
このエラーを修正するには、UNIX ワークステーション向けMAX PLUS II ソフトウェアに付属する Cadence Verilog-XL シミュレーター・インターフェイスに含まれている veriuser.c および Convert_hex2ver.o ファイルを参照します。これらのファイルのデフォルトのインストール場所は 、/usr/maxplus2/cadence/verilog ディレクトリーです。プログラマブル言語インターフェイス (PLI) を使用して veriuser.c ファイルをコンパイルし、コンパイルされた veriuser.c および Convert_hex2ver.o ファイルをシミュレーション・ディレクトリーにコピーします。