記事 ID: 000078113 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Stratix IV GT の 10G Base R PHY IP でジッターのトランスミッター出力が観察される理由

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

以下は、ACDS 11.0 用の 10G Base R PHY IP トランスミッターでキャプチャーされたトランスミッター出力アイ・ダイアグラムの例です。

Figure 1 : Jittery Eye diagram on the transmitter output for 10G Base R PHY IP in ACDS 11.0

トランスミッターのスルーレートが ACDS 11.0 以上で正しく設定されていません。以下の図は、推奨される回避策またはソフトウェア・パッチを適用した後の改善されたアイ・ダイアグラムを示しています。この問題は、ACDS 11.1 で修正される予定です。

Figure 2 : J :Improved eye diagram on the transmitter output for 10G Base R PHY IP in ACDS 11.0

 

解決方法

以下は ACDS 11.0 および 11.0sp1 のソリューションです。

ACDS 11.0 の場合:

以下は ACDS 11.0 の推奨回避策です。インテル® Quartus® II ライブラリーの変更を実行する前に、バックアップを実行してください。

  1. Altera® 10G Base R PHY IP ルート・ディレクトリーに移動します。
    • Windows の例: C:\altera\11.0\ip\altera\altera_10gbaser_phy\siv
  2. PHY IP ライブラリー・フォルダーの siv_10gbaser_pcs_pma_map.v で次のパラメーターを変更します。
    • Windows* の例 PHY IP ライブラリーの場合:
        • C:\altera\11.0\ip\altera\altera_10gbaser_phy\siv\siv_10gbaser_pcs_pma_map.v
    • 292 行目で、tx_slew_rateを「低」から「オフ」に変更します。
  3. PHY IP メガウィザード™を再生成し、デザインをコンパイルする

ACDS 11.0SP1 の場合:

以下のリンクから、適切な Quartus® II ソフトウェア・バージョン 11.0SP1 patch 1.07 をダウンロードしてください。

インテル® Quartus® II ソフトウェア・バージョン 11.0SP1 パッチ 1.07 (Windows 用)

インテル® Quartus® II ソフトウェア・バージョン 11.0SP1 パッチ 1.07 (Linux 用)

Quartus® II ソフトウェア・バージョン 11.0SP1 ReadMe for patch 1.07

注意:

このパッチをインストールする前に、インテル® Quartus® II 11.0SP1 ソフトウェアをインストールしておく必要があります。それ以外の場合、パッチは正しくインストールされず、Quartus® II ソフトウェアは適切に実行されません。

パッチまたは回避策をインストールした後で、デザインをコンパイルする前に 10G Base R PHY IP MegaCore® を再生成してください。

上記の図に示す信号品質は、トランシーバーのアナログ設定や PCB デザインによって異なる場合がありますのでご注意ください。

関連製品

本記事の適用対象: 1 製品

Stratix® IV GT FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。