記事 ID: 000078100 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

DDR2 ハイパフォーマンス・コントローラーをシミュレートしようとすると、ユーザーモードで列アドレスストロボ (CAS) とアドレスバスが未定義の値になっているのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

サンプルドライバーからコントローラーに送信される以下の信号を初期化する必要があります。

local_address、local_be、local_cs_addr、local_read_req、local_row_addr、local_size、local_wdata。

ユーザーロジックを設計する際にこれらの信号を初期化しないと未定義の CAS 値の問題が発生します。また、local_write_req信号とlocal_wdata_req信号が同時に高くなっており、他の意図しないコントローラー動作を引き起こす可能性があります。





                                                                                                                        
local_write_req

関連製品

本記事の適用対象: 3 製品

Stratix® II FPGA
Stratix® III FPGA
Cyclone® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。