記事 ID: 000078091 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

アドバンスト・エラー・レポーティング (AER)、ECRC チェック、ECRC 生成および ECRC 転送が有効になっているとき、PCI Express ハード IP が ECRC を生成しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ECRC 転送が有効になっている場合、PCI® Express ハード IP は自動的に TLP TD ビットを設定しません。ECRC 転送が有効になっている場合、TLP TD ビットは IP によって変更されずに送信されます。 Avalon ストリーミング (Avalon-ST) ヘッダーに TD ビットが設定されていることを確認する必要があります。


ECRC フォワーディングが有効ではなく、ECRC 生成が有効になっている場合、コアは自動的に TLP TD ビットを設定して ECRC を生成します。

解決方法 TLP TD ビットを送信ヘッダーに自動的に設定するには、ECRC フォワーディングを無効にします。

関連製品

本記事の適用対象: 16 製品

Cyclone® V SX SoC FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Stratix® V GT FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。