記事 ID: 000078064 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Quartus® II ソフトウェアでは、一部のArria 10 デバイスでは、3.0 V I/O LVTTL および LVCMOS が誤って 3.3 V と表示されます。

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

10AX115/090 を除くすべてのArria 10 デバイスでは、Quartus® II ソフトウェア・リリース・バージョン 14.1 では、インテル® Quartus® II ソフトウェアのピン・プランナー、アサインメント・エディター、レポート、および PowerPlay Early Power Estimator (EPE) で LVTTL と LVCMOS が 3.3 V と誤って表示されます。ほとんどのArria 10 デバイスは LVTTL および LVCMOS 3.0 V I/O 標準仕様のみをサポートします。

解決方法

この問題は、インテル® Quartus® II ソフトウェア・バージョン 15.0 で修正されています。以前のソフトウェア・リリースには回避策はありません。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。