詳細
問題 57356、 バージョン 9.0
DPA PLL キャリブレーション・セクションには、Arria® II GX デバイスとArria II GZ デバイスへの個別の参照があります。DPA PLL キャリブレーションに関連するすべての情報は、Arria II デバイスファミリーの両タイプに適用されます。「Arria II GX」および「Arria II GZ」デバイスに関する個々の言及は、今後のバージョンのドキュメントで「Arria II」デバイスに置き換えられる予定です。
問題388158、バージョン 8.0
表 2-2 のレジスター出力の説明に入力ミスがあります。 代わりに「Source Multiply」という太字のテキストが「Source Multicycle」と表示されます。
レジスター出力の説明が不完全です。次に、レジスター出力オプションについて説明します。
このオプションをオンにすると、レシーバーの出力は非 DPA モードおよび DPA モードのrx_outclock信号で登録されます。レシーバーの出力は、Soft-CDR モードのrx_divfwdclk信号によって登録されます。
レシーバー出力を自動生成レジスターに登録しない場合は、このオプションをオフにします。このモードでは、デザインロジックにレシーバー出力を登録する必要があります。Stratix® II およびArria® GX デバイスの場合、逆シリアル化ファクターと等しい値を使用して、レシーバーから出力レジスターへの Source Multicycle の割り当ても指定する必要があります。その他のファミリーの場合、これらのアサインメントは自動生成されます。