記事 ID: 000078049 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/27

エラー: ファンアウトノードに収まらない <your output="" pll=""> 1 つのクロック領域に</your>

環境

  • 動作周波数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    フィッターの段階で、CYCLONE® IV GX デザインで MPLL に対して FPGA をカスケードすると、Quartus® II ソフトウェアでこのエラーが発生する場合があります。

    Quartus® II ソフトウェアが、PLL_6またはPLL_7の場所に誤ってカスケード MPLL を配置する可能性があります。この 2 つの PLL 位置はアップストリームの PLL カスケードのみをサポートします。

    MPLL を正しく配置してダウンストリーム・カスケードをサポートするには、PLL 位置割り当てを使用して、必要な MPLL 位置をPLL_5またはPLL_8に割り当てます。

     

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® IV GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。