記事 ID: 000078045 コンテンツタイプ: Product Information & Documentation 最終改訂日: 2021/08/28

Stratix V デバイスファミリーでAvalon-MM とAvalon-ST PCIE HIP の間で一貫した動作を確保するにはどうすればよいですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Stratix® V デバイスファミリーの場合、Avalon®-MM とAvalon-ST PCI Express 間で一貫した動作を実現するには®ハード IP を Avalon-MM ラッパーから 3 つのパラメーターを変更して、Avalon-ST ラッパーのデフォルト値に一致させる必要があります。

    解決方法

    ファイル altpcie_sv_hip_avmm_hwtcl.vで、ファイルの上部近く (37 行目と 148 行目) に次のパラメーター定義を探し、識別される変更を行います。

       パラメーター deskew_comma_hwtcl = 「skp_eieos_deskw」、
       パラメーター・rx_cdc_almost_full_hwtcl = 6
       パラメーター・tx_cdc_almost_full_hwtcl = 6

    次に変更します。

       パラメーター deskew_comma_hwtcl = 「com_deskw」、
       パラメーター・rx_cdc_almost_full_hwtcl = 12
       パラメーター・tx_cdc_almost_full_hwtcl = 11

    関連製品

    本記事の適用対象: 2 製品

    Stratix® V GT FPGA
    Stratix® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。