記事 ID: 000078023 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Arria V および Cyclone V デバイスでハード・メモリー・インターフェイスが VHDL シミュレーションに失敗する場合がある

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

この問題は DDR2 および DDR3、LPDDR2、QDR II、RLDRAM に影響します。 II、RLDRAM 3 製品。

Arria V および Cyclone V デバイスのハード・メモリー・インターフェイスでは、 NC Sim または Aldec Riviera-PRO で VHDL シミュレーションに失敗する。

解決方法

この問題の回避策は、生成されたファイルを開 altera_mem_if_hard_memory_controller_top_arriav.sv きます。 次のパラメーターを削除します。

VECT_ATTR_COUNTER_ONE_MASK

VECT_ATTR_COUNTER_ONE_MATCH

VECT_ATTR_COUNTER_ZERO_MASK

VECT_ATTR_COUNTER_ZERO_MATCH

VECT_ATTR_DEBUG_SELECT_BYTE

この問題は今後修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。