記事 ID: 000078009 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

PCI Express Avalon-ST ルートポートのAltera ハード IP からダウンストリーム・ホット・リセットを生成するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

次の情報を提供 PCI Express® 仕様リビジョン 3.0 ホットリセットとリンク上での信号方法について説明します。

Altera®ルートポートでビットを設定[6] セカンダリー・バスのリセット の ブリッジ・コントロール・レジスター (0x03E)、ホットリセットの原因となります。PCIe スペック・リビジョン 3.0 のセクション 7.5.3.6 を参照してください。

これは Type 1 Configuration Space Register で、Type 0 Configuration TLP を使用してアクセスします。

解決方法

 

関連製品

本記事の適用対象: 15 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
インテル® Arria® 10 GT FPGA
Arria® V GT FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 SX SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。