記事 ID: 000078006 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

インテル® Quartus® II ソフトウェア・バージョン 12.0 SP2 以前のバージョンでは、PLL 出力カウンターの順序を維持するか、または PLL 出力カウンターが Stratix V、Arria V、Cyclone V デバイスに対応しないようにするにはどうすればよいですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 インテル® Quartus® II ソフトウェア・バージョン 12.0 SP2 以前のバージョンでは、Stratix® V、Arria® V、Cyclone® V デバイスでは PLL カウンターオーダーの保持の割り当てはサポートされていません。
    解決方法

    PLLOUTPUTCOUNTER 位置制約を使用すると、PLL 出力カウンターが別の PLL 出力位置に回転したり、コンパイル中に自動的に分解されるのを防ぐことができます。

    以下は .qsf ファイル内の PLL カウンター位置制約の例です。

    set_location_assignment PLLOUTPUTCOUNTER_X98_Y113_N1 -to"pll0:inst|pll0_0002:pll0_inst|altera_pll:altera_pll_i|outclk[0]"

    set_location_assignment PLLOUTPUTCOUNTER_X98_Y115_N1 -to "pll0:inst|pll0_0002:pll0_inst|altera_pll:altera_pll_i|outclk[1]」

    set_location_assignment PLLOUTPUTCOUNTER_X98_Y114_N1 -to"pll0:inst|pll0_0002:pll0_inst|altera_pll:altera_pll_i|outclk[2]」

    インテル® Quartus® II ソフトウェアは、PLL 出力カウンターを配置してデザインの最適な ROUTABILITY を確保します。 必要なファンアウトをサポートできない場所にカウンターを配置すると、フィッターエラーが発生する可能性があります。 最適なカウンター配置を使用するには、まずプロジェクトをコンパイルし 、PLL 使用概要 レポートを表示して PLL カウンターの位置を取得する必要があります。 カウンターの自動マージを防止するには、各カウンターに独自の位相シフトを与えます。カウンターロケーションの割り当てを適用すると、Altera PLL メガファンクションで希望のフェーズシフトを復元できます。

    インテル® Quartus® II ソフトウェア・バージョン 12.1 では、PLL カウンターの自動回転と自動回転を防止する機能が実装されています。

    関連記事

    関連製品

    本記事の適用対象: 14 製品

    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。