記事 ID: 000078004 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

VCS-MX を使用して MMR を有効にした VHDL デザインのシミュレーション時にエラーが発生する場合があります

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    セグメンテーションエラーは、VHDL のArria 10 EMIF IP をシミュレートする際に生じる場合があります。 Synopsys VCS-MX を使用して MMR が有効になっています。

    解決方法

    この問題の回避策は次のとおりです。

    1. -xlrm オプションを指定しないで vhdlan を実行します。
    2. -xlrm オプションを使用して vcs を実行します。

    この問題は今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。