記事 ID: 000078002 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/09/08

Arria® V GX/GT デバイスに OBSAI プロトコルを実装する場合、確定的レイテンシー PHY はどのような条件下でrx_syncstatusを達成できない可能性がありますか?

環境

  • インテル® Quartus® II ソフトウェア
  • Arria® V トランシーバー・ネイティブ PHY インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Arria® V GX/GT デバイスに確定的レイテンシー PHY を使用して OBSAI プロトコルを実装する場合、リンクアップ・プロセス中にアイドル、IDLE_ACK、および IDLE_REQ パターンが送信されると、rx_syncstatusを達成できないことがあります。

    解決方法

    同期は、rx_patternalignを再トリガーするか、rx_digitalresetアサートすることで実現できます。

    これは、以下の構成の確定的レイテンシー PHY に適用されます。

    • データレート: 6.144 Gbps
    • PMA-PCS データ幅: 20 ビット

    関連記事

    関連製品

    本記事の適用対象: 3 製品

    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。