記事 ID: 000077997 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Altera_PLL ModelSim-Altera シミュレーションの結果、入力クロック周波数を変更するときに誤った位相シフトが生じるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

MegaWizard® プラグイン・マネージャーに Altera_PLL 出力カウンター位相シフトを単位単位で実装し、入力周波数値を動的に変更した場合、位相シフトのシミュレーション結果が正しくない可能性があります。

この問題は、現在 MegaWizard プラグイン・マネージャー生成ファイルが、フェーズシフト情報を度単位ではなく時間単位で保存している場合に発生します。

現在、Quartus® II ソフトウェアのバージョン 12.0 に影響を与えています。

解決方法

シミュレーションで PLL の入力周波数を変更する場合は、時間単位での位相シフトを手動で変更する必要があります。

これはインテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

関連記事

関連製品

本記事の適用対象: 4 製品

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。