記事 ID: 000077985 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテル® Quartus® II 開発ソフトウェアの 13.0 リリースでは、Cyclone V I/O パッドの配置に関する警告メッセージが表示されます。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • I O
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    13.0 Quartus® II ソフトウェアのリリースには、 Cyclone® V デバイスの 2 つの I/O 制限ルールに従います。

    • シングルエンド I/O - トゥルーディファレンシャル I/O 配置制限
    • バンクのシングルエンド / SSTL I/O 利用制限 トゥルーディファレンシャル I/O
    解決方法

    この問題は、13.0 Quartus® II ソフトウェア・リリース・サービス・パック 1 およびそれ以降のすべてのリリースで修正されています。

    13.0 Quartus® II ソフトウェア・リリースを使用している場合、トゥルーディファレンシャル I/O ピンを含む I/O バンクで LVTTL、LVCMOS、または非終端 SSTL または HSTL ピンを使用する場合は、シングルエンド出力ピンドライブの耐力制限については 、Cyclone V デバイス・ファミリーのピン接続ガイドライン を参照してください。追加のピン位置要件については 、mySupport にお問い合わせください。

    次の場合、回避策は必要ありません。

    • トゥルーディファレンシャル I/O ピンを含む I/O バンクにシングルエンド LVTTL ピンまたは LVCMOS ピンがない場合、または
    • トゥルーディファレンシャル I/O ピンを含む I/O バンクは、SSTL または HSTL I/O ピンを終端しており、チップ上またはオフチップで終端が生じる場合があります。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。