クリティカルな問題
13.0 Quartus® II ソフトウェアのリリースには、 Cyclone® V デバイスの 2 つの I/O 制限ルールに従います。
- シングルエンド I/O - トゥルーディファレンシャル I/O 配置制限
- バンクのシングルエンド / SSTL I/O 利用制限 トゥルーディファレンシャル I/O
この問題は、13.0 Quartus® II ソフトウェア・リリース・サービス・パック 1 およびそれ以降のすべてのリリースで修正されています。
13.0 Quartus® II ソフトウェア・リリースを使用している場合、トゥルーディファレンシャル I/O ピンを含む I/O バンクで LVTTL、LVCMOS、または非終端 SSTL または HSTL ピンを使用する場合は、シングルエンド出力ピンドライブの耐力制限については 、Cyclone V デバイス・ファミリーのピン接続ガイドライン を参照してください。追加のピン位置要件については 、mySupport にお問い合わせください。
次の場合、回避策は必要ありません。
- トゥルーディファレンシャル I/O ピンを含む I/O バンクにシングルエンド LVTTL ピンまたは LVCMOS ピンがない場合、または
- トゥルーディファレンシャル I/O ピンを含む I/O バンクは、SSTL または HSTL I/O ピンを終端しており、チップ上またはオフチップで終端が生じる場合があります。