クリティカルな問題
詳細
DisplayPort TX コアを有効にする構成に設定する場合、 TX リンククロックより少なくとも 6 倍速く動作するピクセルクロックは、 モニターに画像が表示されない場合があります。
この問題は、DCFIFO の定期的なオーバーフローが原因です。 ピクセルクロックからリンククロックドメインまでのビデオデータ。例えば、この問題は発生します。 TX コアをクロック当たり 1 ピクセル、RBR でクロック当たり 4 シンボルに設定する場合 (1.62 Gbps) 4 レーンで 18 bpp で1856x1392@75 Hz を送信。特に この場合、ピクセルクロックは 288 MHz、リンククロックは 40.5MHz です。DCFIFO は次の製品を提供します。 すると画像出力が表示されません。
解決方法
この問題を回避するには、クロック当たりのピクセル数、クロックごとのシンボル、リンクを変更します。 TX リンクに対するピクセルクロックの比率を下げる、レートおよびレーンカウント設定 時計。例えば、1856x1392@75Hzを 18bpp で送信するには、1 ピクセル/ クロック、クロック当たり 4 シンボル、ピクセルクロックが 2 レーンの HBR (2.7 Gbps) 288 MHz および TX リンククロックは 67.5MHz です。
この問題は、DisplayPort IP コアのバージョン 16.0 で修正されています。