記事 ID: 000077975 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

エラー: CQn I/O"mem_cq[0]"を CQn 以外の I/O 位置ピンに配置することはできません

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このエラーメッセージは、次の使用時に表示されます。

  • UniPHY IP を備えたAltera QDRII および QDRII SRAM コントローラー
  • リード・レイテンシー 2 の QDRII コンポーネントとのインターフェイス

Arriaの IO エレメントの内部構造のため® II GX、Stratix® III およびStratix IV デバイスでは、リード・レイテンシーが 2 の QDRII SRAM コンポーネントにインターフェイスする際に、CQ および CQn 信号接続をスワップする必要があります。

読み込みクロックを接続します。

  • QDRII SRAM コンポーネント CQ ピン -> FPGA CQn ピン (ピン・プランナーで Qbar とマーク)
  • QDRII SRAM コンポーネント CQn ピン - > FPGA DQS ピン (ピン・プランナーで S とマーク)

リード・レイテンシーが 1.5 サイクルまたは 2.5 サイクルの QDR II または QDR II SRAM デバイスの場合、CQ を DQS ピン (Quartus® II ピン・プランナーの S)、CQn から CQn ピン (Quartus® II ピン・プランナーの Qbar) に接続します。

関連製品

本記事の適用対象: 5 製品

Arria® II GX FPGA
Stratix® IV FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。