記事 ID: 000077972 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/02/16

Quartus® II ソフトウェア・バージョン 13.0 SP1 dp1 の 10GBASE-KR PHY IP コアに対する更新はありますか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    イーサネット
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

特定の高エラー状況では、10GBASE-KR PHY IP コア・リンク・トレーニング・アルゴリズムで、低すぎるポストタップ値が選択されます。

解決方法

Quartus® II ソフトウェア 13.0 SP1 dp1 パッチをインストールします。10GBASE-KR PHY IP コアを再生成し、デザインを再コンパイルします。

この問題は、インテル® Quartus® II ソフトウェア・バージョン 14.1 で修正されています。

関連記事

関連製品

本記事の適用対象: 4 製品

Stratix® V FPGA
Stratix® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。