2 つの DDR3 SDRAM インターフェイスが PLL を共有している場合、UniPHY ベースの DDR3 SDRAM (平準化あり) メモリー・インターフェイスでは、1 つのサブバンクに複数の DDR3 SDRAM インターフェイスを使用できます。
1 つの IO サブバンクに複数の Altmemphy ベースの DDR3 SDRAM (平準化あり) メモリー・インターフェイスを配置することはできませんStratix® III およびStratix IV デバイスファミリー。
Stratix III およびStratix IV デバイスは、I/O サブバンクごとに 1 つのレベリング・ディレイ・チェーンのみを備えています。 YPLL を共有していない場合、2 つの異なるクロックが 1 つのレべリング遅延チェーンに供給できない場合、各 I/O サブバンク (I/O サブバンク 1A、1B、1C など) には 1 つのメモリー・インターフェイスしか使用できません。PLL の共有は、UniPHY ベースの DDR3 SDRAM インターフェイスでのみ利用可能です。