記事 ID: 000077965 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

IV デバイスファミリー用の単一の IO サブバンクに複数の DDR3 SDRAM (平準化あり) メモリー・インターフェイスStratix持つことはできますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

2 つの DDR3 SDRAM インターフェイスが PLL を共有している場合、UniPHY ベースの DDR3 SDRAM (平準化あり) メモリー・インターフェイスでは、1 つのサブバンクに複数の DDR3 SDRAM インターフェイスを使用できます。

1 つの IO サブバンクに複数の Altmemphy ベースの DDR3 SDRAM (平準化あり) メモリー・インターフェイスを配置することはできませんStratix® III およびStratix IV デバイスファミリー。

Stratix III およびStratix IV デバイスは、I/O サブバンクごとに 1 つのレベリング・ディレイ・チェーンのみを備えています。 YPLL を共有していない場合、2 つの異なるクロックが 1 つのレべリング遅延チェーンに供給できない場合、各 I/O サブバンク (I/O サブバンク 1A、1B、1C など) には 1 つのメモリー・インターフェイスしか使用できません。PLL の共有は、UniPHY ベースの DDR3 SDRAM インターフェイスでのみ利用可能です。

関連製品

本記事の適用対象: 3 製品

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。