記事 ID: 000077955 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Cyclone III またはCyclone IV デバイスでカスケード PLL 出力カウンターをシミュレーションする際に、出力クロックが切り替わらないのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® II ソフトウェア・バージョン 9.1 以降の問題により、CYCLONE III およびCyclone IV デバイスを対象としたデザインにおける PLL 出力カウンター・カスケードの機能シミュレーション中に、出力クロックが切り替えられません。この問題は機能シミュレーション・モデルに関連しており、ハードウェアの動作には影響しません。

解決方法

この問題を回避するには、ALTPLL メガファンクションが出力カウンター・カスケードを使用するように構成されている場合に、タイミング・シミュレーションを使用します。タイミング・シミュレーションは、機能シミュレーション・モデルの問題の影響を受けません。

関連製品

本記事の適用対象: 4 製品

Cyclone® IV GX FPGA
Cyclone® III LS FPGA
Cyclone® III FPGA
Cyclone® IV E FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。