記事 ID: 000077945 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

QDRII SRAM UniPHY ベースのコントローラー IP がインターフェイスの QVLD 信号を生成しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

QVLD 信号は、QDRII SRAM UniPHY ベースのコントローラー IP でデータが有効かどうかを判断するために使用されていないために生成されません。

QDRII SRAM UniPHY ベースの IP は、キャリブレーション・プロセスを使用して、正確な読み込みレイテンシーを決定します。つまり、IP によって読み取りコマンドが与えられた後で、QDRII SRAM デバイスから有効なデータが戻ってくるのに要する時間を決定します。

関連製品

本記事の適用対象: 8 製品

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。