記事 ID: 000077930 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

トリプル・スピード・イーサネット IP の使用時に次のエラーメッセージが表示される理由: "Error: Family name "Stratix II" は不正なエラー: eth_tri_1port: HDL 生成に失敗しました」

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このエラーは、シミュレーションを有効にしてトリプルスピード・イーサネット® IP を生成し、一部のデバイスのみを使用して Quartus® II をインストールした場合に発生します。例えば、II GX デバイスのサポートがインストールされているArria®のみです。

このエラーを回避するには、すべてのデバイス famlies がインストールされていることを確認して、Quartus® II を再インストールするだけです。その後、トリプル・スピード・イーサネット IP を再生成します。

この問題は、インテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

関連記事

関連製品

本記事の適用対象: 21 製品

Stratix® IV E FPGA
Cyclone® II FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® II GZ FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® V E FPGA
HardCopy™ IV E ASIC デバイス
Arria® GX FPGA
HardCopy™ III ASIC デバイス
Cyclone® III LS FPGA
HardCopy™ IV GX ASIC デバイス
Cyclone® III FPGA
Cyclone® IV E FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。