記事 ID: 000077910 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

28nm デバイスを対象とする CPRI IP コア VHDL バリエーションは、Aldec Riviera-PRO シミュレーターで SImアキュラできない

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • シミュレーション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    VHDL で生成される CPRI IP コアのバリエーションとそのターゲット 28nm デバイスは、Aldec Riviera-PRO で正常にシミュレートできません。 シミュレータ。

    シミュレーターに次のエラーメッセージが表示されます。

    ELAB2: Fatal Error: ELAB2_0103 Input and inout ports of type reg are not allowed in Verilog modules instantiated in VHDL.

    解決方法

    別のシミュレーターを使用して CPRI IP コア VHDL をシミュレートする 28nm デバイスをターゲットとするバリエーション。

    この問題は、Quartus® II ソフトウェアのバージョン 13.0 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。