記事 ID: 000077902 コンテンツタイプ: エラーメッセージ 最終改訂日: 2015/11/23

内部エラー: サブシステム: FIOMGR、ファイル: /quartus/fitter/fiomgr/fiomgr_io_bank.cpp、Line: 2379 m_single_ended_iostd_drive_strength >= 0

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 15.0 以前の問題により、JTAG ピン・アサインメントをデフォルト値から変更すると、この内部エラーが発生する可能性があります。

MAX® 10 デバイスでは、JTAG ピンはデュアルピンです。JTAG ピンを専用ピンとして使用する場合、ピンにピンをアサインする必要はありません。デフォルト値以外へのピン割り当てを編集すると、この内部エラーが発生する可能性があります。

解決方法

エラーを回避するには、次のいずれかの手順を実行します。

  • ピンプランナーで、すべての JTAG ピン I/O 標準をデフォルトの IO 標準に戻します。
  • デフォルトの I/O 規格を 3.3-V LVCMOS に変更
  • アサインメント -> デバイス -> デバイスおよびピンオプション -> 電圧 - > 「デフォルト I/O 標準」を 3.3V LVCMOS に変更します

関連製品

本記事の適用対象: 1 製品

インテル® MAX® 10 FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。