記事 ID: 000077899 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

RapidIO IP コアが IV GX リセット・シーケンスStratix推奨を実装していない

環境

    インテル® Quartus® II サブスクリプション・エディション
    リセット
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Stratix IV GX デバイスを対象とした RapidIO IP コアのバリエーション Stratix IV で推奨されるリセット・シーケンスを実装しないでください。 デバイス・ハンドブック(ただし、IP コアのリセット・シーケンス 実装はハードウェアで検証済みです。

この問題は、デザインに既知の影響はありません。

解決方法

この問題を回避するには、クリアテキストのソースを変更します。 ラピッドIO IP コアのバリエーションにおけるリセット・コントローラーのコード。 関連するソースコードは、_riophy_reset.v (または.vhd)の<差異>記載されています。 および<バリエーション>_riophy_xcvr.v (または.vhd) 生成されたファイル。

Qsys システムを再生成すると、手動による変更が上書きされます。 リセットシーケンスの数。ただし、変更されたコピーは維持できます。 ファイルを再生成した後で、新しいファイルを変更したファイルに置き換えます。 ファイル。

この問題は、将来のバージョンの RapidIO では修正されません。 MegaCore ファンクション

関連製品

本記事の適用対象: 2 製品

Stratix® IV FPGA
Stratix® IV GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。