記事 ID: 000077886 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Quartus® II 合成ソフトウェアが SystemVerilog ステート・マシンを認識しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Quartus® II ソフトウェアでは、SystemVerilog デザインファイルで状態変数に対して i500mW タイプを使用する場合、これはデフォルトで符号付き int 型になります。Quartus® II 合成では、これはステート・マシンとして認識されません。Quartus® II 合成では、未対応の int 型のみが状態変数として認識されます。
解決方法

例えば、次のように、お使いの int タイプを「int」として定義します。

enum int unsigned { S0 = 0, S1 = 2, S2 = 4, S3 = 8 } state;

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。