記事 ID: 000077885 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテル® Quartus® II 開発ソフトウェア (Stratix V、Arria V、Cyclone V デバイス用) で PCI Express デザインをコンパイルする際に、次のエラーメッセージが表示されるのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 エラー (11128): 次の信号はルーティングできません: <>:top|< 70000>_plus:ep_plus|<>:epmap|altpcie_cv_hip_ast_hwtcl:pcie_core_hardip_epx4_inst|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|blockselect.この接続に必要な配線リソースがデバイスに含まれていません。
    解決方法 このエラーは、PCI Express ハード IP の専用pin_perstnが正しく接続されていないためです。
    PCI Express ハード IP では、入力ピン「pin_perstn」は I/O ピンによって直接駆動する必要があります。ユーザーロジックでは駆動できません。
    このエラーを解決するには、pin_perstnをピン nPERST FPGA接続します。

    関連製品

    本記事の適用対象: 3 製品

    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。