記事 ID: 000077860 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Qsys で DDR3 SDRAM UniPHY ベースのコントローラー IP を実装する際に、「Avalon-MM バイトイネーブル信号を有効にする」オプションを無効にすることはできますか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Qsys システムで DDR3 UniPHY コントローラー・バージョン 11.1 を使用する場合、「Avalon-MM バイトイネーブル信号を有効にする」オプションを無効にすると、Avalonバスにバイトイネーブルがないことに気づく場合があります。Avalon バイトイネーブルの存在は、このオプションによって異なります。このオプションはデフォルトでオンになっていますが、バイト有効にできない場合はチェックマークが外されることがあります。

Qsys システム、特に混合幅システムの場合、またはマスターが部分的なワードアクセスを実行できる場合は、データ破損の問題が発生する可能性があるため、Avalonバイト有効を無効にすることは推奨しません。

関連製品

本記事の適用対象: 8 製品

Stratix® V GX FPGA
Stratix® V E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® III FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。