記事 ID: 000077847 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratixデバイスは、10 ギガビット・イーサネット仕様で提案された XSBI インターフェイスをサポートできますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • I O
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。LVDS でフェーズロック・ループ (PLL) と I/O 機能を使用することで、Stratix デバイスは 644.53125 Mbps のローカル・エリア・ネットワーク (LAN) PHY および 622.08 Mbps の WAN PHY の両方で XSBI インターフェイスをサポートできます。

     

    詳細については 、Stratix・デバイス・ハンドブック の「Stratix デバイスにおける高速差動 I/O インターフェイスの使用 」の章を参照してください。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® FPGAs

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。