記事 ID: 000077845 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Quartus® II バージョン 5.0SP1 以下で-7 および -8 スピードグレードCyclone II FPGAsで宣伝されている DDR2 速度に対してコンパイルすると、警告メッセージが表示されるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® II バージョン 5.0SP1 以下では、SSTL18-C1 DDR2 / Cyclone II デザインをコンパイルするときに、次のパラメーターのいずれかを超えると警告が表示されます。


例えば、Cyclone II C8 / DDR2 デザインが 125MHz に設定されている場合、「 警告: DQS 周波数設定 125.0 MHz の DQS I/O ピン ddr_dqs[0] が 100.0MHz 未満である必要があります」という警告が表示されます。

上記の Quartus® II の制限に使用されたデータは、Cyclone II I/O シミュレーションに基づく予測値でした。しかし、最近のCyclone II I/O 特性評価では、SSTL-18 (DDR2 に必要な I/O 規格) が、インテル® Quartus® II で定義および使用された想定を超えて動作することが実証されています。この特性評価データとさらなる詳細な分析の結果、DQS Fmax の制限と公表されている DDR2 仕様の両方が以下のように更新されます: 更新された DDR2 仕様更新済み DQS Fmax 制限 C6: 167MHz C7 : 150MHz C8 : 125MHz のため、現在のバージョンの Quartus® II では警告とエラーが表示されているため、エラーはありません。 回避策はありません。また、上記の有効なシステム速度をターゲットにしているときは、この特定の警告を無視するだけで、宣伝されているAlteraの速度をターゲットにすることができます。

関連製品

本記事の適用対象: 1 製品

Cyclone® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。