記事 ID: 000077833 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/08/13

IP で 62.5MHz のアプリケーション・クロックが指定されている場合、SOPC Builder で PCI Express コアのクロックアウトが正しく 125MHz に設定されていないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

SOPC® Builder のバグにより、PCI Express® コアクロックアウトは常に 125MHz に設定されています。

これにより、-7 および -8 のデバイス速度グレードでタイミングエラーが発生する可能性があります。

解決方法

この問題を回避するには:

手動でファイルpcie_compiler_0_core.v を編集して変更する

altpcie_hip_pipen1b_inst.core_clk_divider = 2 to
altpcie_hip_pipen1b_inst.core_clk_divider = 4

この問題は、バージョン 10.1 まで SOPC Builder のすべてのバージョンに影響します。

この問題は、Quartus® II バージョン 10.1SP1 で修正されました。お客様は、Quartus® II のこのリリースにアップグレードして再生成することをお勧めします。

関連製品

本記事の適用対象: 1 製品

Cyclone® IV GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。