記事 ID: 000077832 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

CycloneおよびCyclone II デバイス・ハンドブックのメモリー・ブロック・アドレス・レジスターのメタスタビリティーに既知の問題がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Alteraメモリーブロックのアドレスレジスターのメタスタビリティーにより、メモリーの内容が破損する可能性があることを発見しました。次のメモを次に追加しました。
Cycloneハンドブック の図 7-9 ~ 7-13 を参照し、Cyclone II ハンドブックの図 8-13 ~ 8-20 に追加されます。


注: アドレスレジスターのセットアップや保持時間に違反すると、メモリーの内容が破損する可能性があります。これは、読み取りおよび書き込みの両方の操作に適用されます。
 

また、Cycloneハンドブック の 7-4 ページに、脚注の上に次のテキストが追加され、Cyclone II ハンドブックの 2-28 ページに次のテキストが追加されました。
追加:


「メモリーブロックのアドレスレジスターのセットアップや保持時間に違反すると、メモリーの内容が壊れる可能性があります。これは読み取りおよび書き込みの両方の操作に適用されます。」

これは、Cyclone II デバイス・ハンドブックの今後のバージョンで修正される予定です。これは、Cyclone ハンドブック バージョン 1.5 ですでに修正されています。

関連製品

本記事の適用対象: 2 製品

Stratix® II FPGA
Cyclone® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。