記事 ID: 000077821 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Altera FPGAsを使用して回路図をキャプチャーする際には、どのようなガイドラインに従うべきですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Altera® FPGAsを使用して回路図をキャプチャーする場合、ピン接続ガイドライン (PCG) を使用して、使用しているデバイスのボードレベルの接続を理解できます。現在、PCG は次のAlteraデバイスで利用可能です:Stratix® IV、Stratix III、Stratix II GX (トランシーバー部分を除くSTRATIX II デバイスにも使用可能)、Cyclone® III、Arria® II GX、およびArria GX。

PCG は、デザインの回路図レビューやピンアウト・レビューにも役立ちます。

これらのガイドラインは、資料ページの ピン接続ガイドラインにあります。PCG へのリンクは、サポートされているデバイスファミリーの [デバイスピン配列] ページでも確認できます。

「PCG」を検索すると、Altera FPGAs向けの PCG も見つけることができます。

関連記事

関連製品

本記事の適用対象: 5 製品

Stratix® III FPGA
Stratix® II FPGA
Stratix® II GX FPGA
Cyclone® III FPGA
Arria® GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。